RS触发器（各种功能触发器的基本组成部分）

RS触发器的状态

它具有两个稳定状态，分别为1和0，称双稳态触发器。如果没有外加触发信号作用，它将保持原有状态不变，触发器具有记忆作用。在外加触发信号作用下，触发器输出状态才可能发生变化，输出状态直接受输入信号的控制。

基本RS

RS触发器

RS触发器

约束方程：

根据上述两个式子得到它的四种输入与输出的关系:

1.

2.

3.

4.

如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和

同理，称R端为置0端或复位端。若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S端的电平由0变1。这里所加的输入信号（低电平）称为触发信号，由它们导致的转换过程称为翻转。由于这里的触发信号是电平，因此这种触发器称为电平控制触发器。从功能方面看，它只能在S和R的作用下置0和置1，所以又称为置0置1触发器，或称为置位复位触发器。其逻辑符号如图7.2.1(b)所示。由于置0或置1都是触发信号低电平有效，因此，S端和R端都画有小圆圈。

3.当RS端均无效时，触发器状态保持不变。

触发器保持状态时，输入端都加非有效电平（高电平），需要触发翻转时，要求在某一输入端加一负脉冲，例如在S端加负脉冲使触发器置1，该脉冲信号回到高电平后，触发器仍维持1状态不变，相当于把S端某一时刻的电平信号存储起来，这体现了触发器具有记忆功能。

4.当RS端均有效时，触发器状态不确定。

在此条件下，两个与非门的输出端Q和

RS触发器

抗抖作用

RS触发器一般用来抵抗开关的抖动。

为了消除开关的接触抖动，可在机械开关与被驱动电路间接的接入一个基本RS触发器，如图1所示838电子。

图1

功能描述

1.状态转移

用表格的形式描述触发器在输入信号作用下，触发器的下一个稳定状态（次态）

2.

即以逻辑函数的形式来描述次态与现态及输入信号之间的关系。由上述状态转移真值表，通过卡诺图化简可得到。

3.

即以图形的方式描述触发器的状态变化对输入信号的要求。图7.2.4是基本RS触发器的状态转移图。图中两个圆圈代表触发器的两个状态；箭头表示在触发器的输入信号作用下状态转移的方向；箭头旁边由斜线“/”分开的代码分别表示状态转移的条件和在此条件下产生的输出状态。设触发器的初始状态为

这个高电平加到门

2.传输延迟时间:

从输入信号到达起，到触发器输出端新状态稳定地建立起来为止，所经过的这段时间称为触发器的传输延迟时间。从上面的分析已经可以看出，输出端从低电平变为高电平的传输延迟时间tPLH和从高电平变为低电平的传输延迟时间tPHL是不相等的，它们分别为：

1.基本RS触发器具有置位、复位和保持（记忆）的功能；

2.基本RS触发器的触发信号是低电平有效，属于电平触发方式；

3.基本RS触发器存在约束条件（

4.当输入信号发生变化时，输出即刻就会发生相应的变化，即抗干扰性能较差。

同步RS触发器（时钟脉冲控制的RS触发器）

前面介绍的基本RS触发器的触发翻转过程直接由输入信号控制，而实际上，常常要求系统中的各触发器在规定的时刻按各自输入信号所决定的状态同步触发翻转，这个时刻可由外加的时钟脉冲CP来决定。

电路结构:

所示在基本RS触发器的基础上增加

工作原理:

由图7.3.1可知，

1.当

2.当

功能描述:

1.状态转移真值表

2.特征方程

根据功能表及卡诺图化简，可得到如下表达式：

3.工作波形图

工作波形图即以波形的形式描述触发器状态与输入信号及时钟脉冲之间的关系，它是描述时序逻辑电路工作情况的一种基本方法。如图7.3.2所示。图中假设同步RS触发器的初始状态为0态。

同步RS触发器的状态转移图及激励表请依照基本RS触发器自行作出。

综上所述，对同步RS触发器归纳为以下几点：

1.同步RS触发器具有置位、复位和保持（记忆）功能；2.同步RS触发器的触发信号是高电平有效，属于电平触发方式；3.同步RS触发器存在约束条件，即当

硬件语言

//采用门级描述的RS触发器

module RS_FF(R,S,Q,QB);

input R,S;

output Q,QB;

nand (Q,R,QB);

nand (QB,S,Q);

endmodule

////////////////////////////

//采用行为描述的RS触发器

module RS_FF(R,S,Q,QB);

input R,S;

output Q,QB;

reg Q;

assign QB=~Q;

always@(Ror S)

case({R,S})

2'b01:Q<=1;

2'b10:Q<=0;

2'b11:Q<=1'bx;

endcase

endmodule

/////////////////////////////////

//verilog描述的同步RS触发器

module SYRS_FF(R,S,CLK,Q,QB);

input R,S,CLK;

output Q,QB;

reg Q;

assign QB=~Q;

always @(posedge CLK)

case({R,S})

2'b01:Q<=1;

2'b10:Q<=0;

2'b11:Q<=1'bx;

endcase

endmodule

主从RS

主从触发器由两级触发器构成，其中一级接收输入信号，其状态直接由输入信号决定，称为主触发器，还有一级的输入与主触发器的输出连接，其状态由主触发器的状态决定，称为从触发器。电路结构

主从RS触发器由两个同步RS触发器组成，它们分别称为主触发器和从触发器。反相器使这两个触发器加上互补时钟脉冲。

当

当CP由1变为0后，情况则相反，

从触发器的翻转是在CP由1变为0时刻（CP的下降沿）发生的，CP一旦达到0电平后，主触发器被封锁，其状态不受R、S的影响，故从触发器的状态不可能改变，即它只在CP由1变为0时刻触发翻转。这一层意思的逻辑符号框图左边的小圆圈表示出来。

主从RS触发器的状态转移真值表、激励表、状态转移图、特征方程及约束条件与同步RS触发器相同，只不过触发器翻转被控制在CP脉冲的下降沿，在作工作波形图时应加以区分。综上所述，对主从RS触发器归纳为以下几点：

1.主从RS触发器具有置位、复位和保持（记忆）功能；2.由两个受互补时钟脉冲控制的主触发器和从触发器组成，二者轮流工作，主触发器的状态决定从触发器的状态，属于脉冲触发方式，触发翻转只在时钟脉冲的下降沿发生；3.主从RS触发器存在约束条件，即当

特征方程

用Q表示触发器接收输入信号之前的状态，称为现态;用Q“表示触发器接收输人信号之后的状态，称为次态。将触发器现态和次态之间的转换关系用表格的形式记录下来这种表格称为触发器的特性表。表中Q为“x"”号,表示触发状态不能确定，在化简时可以当作约束项处理  。